Brains behind seL4 secure microkernel begin RISC-V chip port
utopian-io·@dreamzar·
0.000 HBDBrains behind seL4 secure microkernel begin RISC-V chip port
# **Gteeting Steemian all Malam ini @dreamzar hadir dengan teknologi terbaru.** **Otak di belakang seL4 mengamankan mikrokernel mulai port chip RISC-V Menyingkap kode pertama, bergabung dengan raksasa di klub standar industri Oleh Richard Chirgwin 23 Apr 2018 pukul 05:02 14 **  [source](https://images.anandtech.com/doci/10488/risc_v_logo_678_678x452.png) <hr> **TRANLATE INDONESIA**  [source](https://www.theregister.co.uk/2018/04/23/risc_v_sel4_port/) **Port RISC-V pertama dari mikrokernel seL4 adalah minggu lalu yang dirilis oleh divisi Data61 dari Persemakmuran Ilmu Pengetahuan dan Industri Penelitian Organisasi pemerintah Australia (CSIRO).** > SeL4 adalah open-source dan versi yang sangat aman dari mikrokernel L4 yang bertujuan untuk secara matematis terbukti bebas dari bug, di mana ia bekerja sesuai yang diharapkan sesuai spesifikasinya. Sementara itu, RISC-V adalah arsitektur open-source instruksi-set, dan digunakan sebagai cetak biru untuk berbagai desain inti prosesor open-source - beberapa di antaranya sekarang dikirim sebagai silikon yang dapat digunakan, seperti chip dari SiFive dan Greenwaves . Rilis pertama dari pelabuhan adalah prototipe: itu adalah 64-bit-satunya, tidak ada floating-point dukungan hardware matematika, dan itu berjalan hanya di simulator Spike CPU. Upaya ini dimulai oleh Hesham Almatary sebagai proyek Google Summer of Code untuk perancang sistem-on-chip RISC-V lowRISC , dan berlanjut ketika Almatary bergabung dengan CSIRO dan selanjutnya University of New South Wales di Australia. Sebagai bagian dari upaya RISC-V, CSIRO telah bergabung dengan Yayasan RISC-V , sehingga memiliki kursi di meja sebagai arsitektur prosesor pemula terbentuk. ▪ **Vulture South berbicara kepada pemimpin penelitian Data61 ilmuwan untuk sistem yang dapat dipercaya, Profesor Gernot Heiser, tentang proyek seL4-on-RISC-V.** **"RISC-V memiliki banyak momentum di belakangnya," kata Heiser, bukan hanya karena spesifikasi terbuka, tetapi juga karena implementasi referensi terbuka yang ditawarkan. Kami mencatat bahwa Western Digital juga telah melemparkan bebannya di belakangnya, seperti halnya Nvidia dan Google, ketika mereka mencari-cari core yang dapat disesuaikan dengan biaya terjangkau untuk merekatkan perangkat keras mereka.** ▪ **Peneliti memalsukan kernel yang aman dari bukti-bukti matematika.** Kombinasi dari "desain greenfield di belakang pengalaman" membuat RISC-V menjadi "desain yang sangat bersih," tambahnya. > Sebagai platform untuk seL4, Heiser mengatakan, RISC-V juga merupakan alternatif penting untuk arsitektur Intel dan Arm. Untuk satu hal, RISC-V adalah teknologi gratis dan open-source bagi para insinyur untuk mengadopsi dan men-tweak sesuai kebutuhan. Juga, mereka tidak menderita cacat desain eksekusi spekulatif Meltdown-Spectre , dan bahkan jika mereka terpengaruh, cetak biru semua ada di tempat terbuka untuk diperbaiki.  [source](http://linuxgizmos.com/files/sifive_hifive1.jpg)  [source](http://linuxgizmos.com/files/arduino_cinque.jpg)  [source](https://www.digikey.com/-/media/Images/Article%20Library/TechZone%20Articles/2018/April/Combine%20Arduino%20Open-Source%20RISC-V%20Architecture%20Embedded%20Design/article-2018april-combine-arduino-with-fig1.jpg?ts=def454f3-d180-4228-8edc-deb4fdd94ae8&la=en-US) Sementara seL4 berjalan pada prosesor yang kompatibel dengan Arm, platform aslinya, dan sejak itu perangkat keras Intel - masih melalui proses verifikasi formal pada CPU Chipzilla - Heiser mengatakan porting open-source microkernel ke platform perangkat keras terbuka adalah langkah alami berikutnya. Artinya jika ada yang mencurigai ada backdoor atau kerentanan dalam desain prosesor, kode desain perangkat keras dapat diperiksa, dianalisis, dan diverifikasi. Dan itu berarti desain dapat ditingkatkan langsung oleh pengguna mereka, daripada menunggu orang-orang di Intel atau Arm untuk mendapatkannya. Itulah sebabnya CSIRO ingin menjadi bagian dari yayasan RISC-V: “Beberapa set instruksi belum diselesaikan sama sekali… penting untuk mengambil bagian sehingga kita dapat memiliki suara, dan memastikan bahwa seL4 didukung dengan benar.” **Meskipun chip modern rumit, keterbukaan RISC-V berarti "lebih layak untuk diteliti," katanya. "Pada prinsipnya, kita dapat menganalisis apa yang ada di arsitektur mikro, dan melihat bagaimana itu bisa mengarah ke lubang keamanan."** **Jika Anda tidak memiliki model CPU yang lengkap, ia berkata, "sangat sulit, jika tidak mustahil, untuk menganalisis prosesor." Bahkan untuk RISC-V, katanya, "banyak penelitian diperlukan" untuk secara sistematis jelajahi arsitektur untuk kerentanan.** ▪ **Adopsi SeL4 dan L4 telah menjadi proses yang panjang, Heiser mengatakan kepada Vulture South - ** **“butuh waktu delapan tahun untuk dikerahkan ke perangkat Apple, tetapi sekarang mengirimkan ratusan juta per tahun.”** > Dengan demikian, profesor berarti mikrokernel L4 berjalan pada koprosesor keamanan Enclave Aman [ PDF , p7]. Apple membangun ke dalam iPhone dan iPad terbaru. Kernel itu telah di- tweak oleh Apple untuk memenuhi kebutuhannya. Karena ini adalah mikrokernel, seL4 membutuhkan banyak pekerjaan dan kode tambahan untuk mengubahnya menjadi sistem yang berfungsi. Mikrokernel mencoba melakukan sesedikit mungkin sehingga sesedikit mungkin bisa salah. Semua layanan sistem dan driver dijalankan terisolasi dalam lapisan di atas mikrokernel, dan dapat dimulai kembali jika ada yang rusak, atau ditingkatkan jika bug perlu ditambal, tanpa membuang seluruh perangkat. **DEMIKIAN POSTINGAN SINGKAT SAYA UNTUK LEBIH LENGKAP KUNJUNGI LINK DIBAWAH INI .** **REFERENCE** ● https://www.theregister.co.uk/2018/04/23/risc_v_sel4_port/ **Utopian Witness** https://steemit.com/~witnesses  # **Demikian postingan Teknologi malam ini,Semoga bermanfaat**